

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re PATENT APPLICATION of :  
Soon-Jong JUNG :  
Serial No.: [NEW] : Attn: Applications Branch  
Filed: July 17, 2003 : Attorney Docket No.: SEC.1055  
For: PROCESS CHAMBER FOR MANUFACTURING A SEMICONDUCTOR DEVICE

**CLAIM OF PRIORITY**

Honorable Assistant Commissioner for Patents and Trademarks,  
P.O. Box 1450  
Alexandria, VA 22313-1450

Sir:

Applicant, in the above-identified application, hereby claims the priority date  
under the International Convention of the following Korean application:


Appln. No. 10-2002-0045912 filed August 2, 2002

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC



Adam C. Volentine  
Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150  
Reston, Virginia 20191  
Tel. (703) 715-0870  
Fax. (703) 715-0877

Date: July 17, 2003



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto  
is a true copy from the records of the Korean Intellectual  
Property Office.

출원번호 : 10-2002-0045912  
Application Number PATENT-2002-0045912

출원년월일 : 2002년 08월 02일  
Date of Application AUG 02, 2002


출원인 : 삼성전자 주식회사  
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2002      년      12      월      03      일

특      허      청

COMMISSIONER



## 【서지사항】

**【서류명】** 특허출원서  
**【권리구분】** 특허  
**【수신처】** 특허청장  
**【제출일자】** 2002.08.02  
**【발명의 명칭】** 반도체 제조설비용 프로세스 챔버  
**【발명의 영문명칭】** Process chamber for using semiconductor fabricating equipment  
**【출원인】**  
**【명칭】** 삼성전자 주식회사  
**【출원인코드】** 1-1998-104271-3  
**【대리인】**  
**【성명】** 박상수  
**【대리인코드】** 9-1998-000642-5  
**【포괄위임등록번호】** 2000-054081-9  
**【발명자】**  
**【성명의 국문표기】** 정순종  
**【성명의 영문표기】** JUNG, SOON JONG  
**【주민등록번호】** 681224-1538121  
**【우편번호】** 442-380  
**【주소】** 경기도 수원시 팔달구 원천동 원천주공2단지아파트 205동 1304호  
**【국적】** KR  
**【심사청구】** 청구  
**【취지】** 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 박상수 (인)  
**【수수료】**  
**【기본출원료】** 14 면 29,000 원  
**【가산출원료】** 0 면 0 원  
**【우선권주장료】** 0 건 0 원  
**【심사청구료】** 6 항 301,000 원  
**【합계】** 330,000 원  
**【첨부서류】** 1. 요약서·명세서(도면)\_1통

**【요약서】****【요약】**

본 발명은 챔버 내부를 소정 보호막으로 코팅함으로써 이온 등에 의한 챔버 내부의 식각 및 이로 인한 파티클 유발을 미연에 방지할 수 있는 반도체 제조설비용 프로세스 챔버에 관한 것으로, 이와 같은 본 발명 반도체 제조설비용 프로세스 챔버는 챔버 몸체와, 챔버 몸체의 상측에 설치되는 상부전극과, 상부전극의 측부에 설치되며 상부전극을 절연시켜주는 셸드 링과, 상부전극의 하측에 상부전극과 소정간격 이격되어 설치되는 하부전극과, 하부전극의 상측에 설치되며 웨이퍼가 안착되는 정전척 및 하부전극의 측부에 설치되며 하부전극을 절연시켜주는 절연 링 유닛을 포함하며, 상기 셸드 링과 상기 절연 링 유닛은 플라즈마 상태의 반응 가스 이온에 의한 식각이 방지되도록 보호막으로 코팅된다.

이상과 같이 본 발명의 반도체 제조설비용 프로세스 챔버에는 상부전극과 하부전극을 각각 절연시키는 셸드 링과 절연 링 유닛이 구비되고, 이 셸드 링과 절연 링 유닛은 소정 보호막으로 코팅되기 때문에 플라즈마 상태의 반응가스 이온이 웨이퍼를 식각할 때 셸드 링과 절연 링 유닛은 식각되지 않는다.

**【대표도】**

도 1

**【색인어】**

프로세스 챔버

**【명세서】****【발명의 명칭】**

반도체 제조설비용 프로세스 챔버{Process chamber for using semiconductor fabricating equipment}

**【도면의 간단한 설명】**

도 1은 본 발명 반도체 제조설비용 프로세스 챔버의 일실시예를 도시한 단면도.

\* 도면의 주요부분에 대한 부호의 설명 \*

100; 프로세스 챔버      120; 챔버 몸체

140; 상부전극      160; 하부전극

125; 아웃터 링      126; 벨로우즈

142; 쿨링 플레이트      144; 셸드 링

164; 포커스 링      166; 커버 링

168; 이그조스트 링      169; 베이스 링

**【발명의 상세한 설명】****【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

<9>      본 발명은 반도체 제조설비용 프로세스 챔버에 관한 것으로, 보다 상세하게는 챔버 내부를 소정 보호막으로 코팅(Coating)함으로써 이온(Ion) 등에 의한 챔버 내부의 식각 및 이로 인한 파티클(Particle) 유발을 미연에 방지할 수 있는 반도체 제조설비용 프로세스 챔버에 관한 것이다.

- <10> 일반적으로 반도체 디바이스(Device)는 순수 실리콘 웨이퍼(Sillicon Wafer) 상에 소정 회로 패턴(Pattern) 박막을 순차적으로 적층하는 과정을 반복함으로써 제조되는 바, 반도체 디바이스를 제조하기 위해서는 소정 회로 패턴 박막의 형성 및 적층을 위해 포토(Photo)공정, 박막증착공정, 식각공정 등 다수의 단위공정을 반복 수행해야만 한다.
- <11> 그리고, 이때의 단위공정은 최근 반도체 디바이스의 집적도가 급속도로 높아짐에 따라 발생하는 고단차와 선폭 미세화에서도 정밀한 공정구현이 가능해야 한다.
- <12> 이에 박막증착공정과 식각공정 등의 단위공정에서는 고단차와 선폭 미세화에서도 정밀한 공정구현이 가능한 플라즈마(Plasma) 응용공정이 주로 사용되고 있다.
- <13> 이하, 플라즈마 응용공정의 일예인 플라즈마 건식식각공정을 수행하는 플라즈마 건식식각설비의 프로세스 챔버를 구체적으로 설명하면 다음과 같다.
- <14> 종래 플라즈마 건식식각설비의 프로세스 챔버에는 식각공정이 진행될 수 있도록 일정 압력이 유지되는 밀폐된 내부공간이 구비되는 바, 이 밀폐된 내부공간에는 플라즈마가 발생되도록 소정 전력이 인가되는 상부전극과 하부전극이 소정간격 이격되게 설치된다.
- <15> 이때, 상부전극에는 반응 가스(Gas)가 공급될 수 있도록 반응 가스 공급 홀(Hole)이 형성되며, 하부전극에는 웨이퍼가 안착될 수 있도록 정전 척(Chuck)이 설치된다. 그리고, 상부전극과 하부전극의 일측면 및 외주면에는 상부전극과 하부전극을 상호간 절연되게 하는 석영과 같은 절연재질로 된 다수개의 링(Ring)이 설치된다.
- <16> 따라서, 이와 같은 종래 플라즈마 건식식각설비를 이용하여 웨이퍼를 건식식각하면 다음과 같다.

- <17> 먼저, 웨이퍼 이송 암(Arm) 등에 의해 프로세스 챔버의 정전 척 상에 선행공정을 수행한 웨이퍼가 로딩되면, 프로세스 챔버에는 반응가스의 공급과 함께 상부전극과 하부전극에 고주파 전력이 인가된다.
- <18> 이에 프로세스 챔버에는 상부전극과 하부전극 사이에 소정 전기장이 형성되고, 프로세스 챔버에 공급되는 반응 가스는 이 전기장에 의해 활성화되면서 플라즈마 상태로 변환된다. 이후, 이 플라즈마 상태의 반응가스 이온은 하부전극 상의 정전척에 로딩>Loading)된 웨이퍼를 식각하게 된다.
- <19> 그러나, 이와 같이 구성된 프로세스 챔버를 이용하여 플라즈마 건식식각공정을 진행할 경우, 프로세스 챔버 내에 형성된 플라즈마 상태의 반응가스 이온은 정전척에 로딩된 웨이퍼 뿐만 아니라 상부전극과 하부전극의 일측면 및 외주면에 설치된 석영재질의 링까지 식각하여 가루성 파티클 유발하게 되고, 이 유발된 가루성 파티클은 반도체 설비의 가동을 저하 및 웨이퍼 손실을 연속적으로 유발하게 되는 문제점이 발생된다.
- <20> 또한, 이와 같이 구성된 프로세스 챔버를 이용하여 플라즈마 건식식각공정을 진행할 경우, 건식식각되면서 발생하는 반응 부산물은 상부전극과 하부전극의 일측면 및 외주면에 설치된 석영재질의 링에 부착되어 후속공정을 계속하여 진행함에 있어 웨이퍼 손실을 유발시키는 파티클 소스(Source)로 작용하게 되는 문제점이 발생된다.

**【발명이 이루고자 하는 기술적 과제】**

- <21> 따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 챔버 내부를 소정 보호막으로 코팅함으로써 이온 등에 의한 챔버 내부의 식각 및 이로 인한

파티클 유발을 미연에 방지할 수 있는 반도체 제조설비용 프로세스 챔버를 제공함에 있다.

【발명의 구성 및 작용】

- <22> 이와 같은 목적을 구현하기 위한 본 발명 반도체 제조설비용 프로세스 챔버는 반응 가스가 공급되는 챔버 몸체와, 챔버 몸체의 상측에 설치되며 소정 전력이 인가되는 상부 전극과, 상부전극의 측부에 설치되며 상부전극을 절연시켜주는 쉴드 링(Shield ring)과, 상부전극의 하측에 상부전극과 소정간격 이격되어 설치되며 반응가스가 플라즈마 상태로 변환되도록 소정 전력이 인가되는 하부전극과, 하부전극의 상측에 설치되며 웨이퍼가 안착되는 정전 척 및 상기 하부전극의 측부에 설치되며 하부전극을 절연시켜주는 절연 링 유닛(Unit)을 포함하며, 상기 쉴드 링과 상기 절연 링 유닛은 플라즈마 상태의 반응 가스 이온에 의한 식각이 방지되도록 보호막으로 코팅된 것을 특징으로 한다.
- <23> 바람직하게 상기 보호막은 AlN이나 TiN 및 DLC(Diamond Like Coating)로 코팅된 것을 특징으로 한다.
- <24> 보다 바람직하게 상기 보호막은 스퍼터링(Sputtering) 방식으로 코팅된 것을 특징으로 한다.
- <25> 또한, 상기 보호막은 스퍼터링 방식에 의한  $Al_2O_3$ 로 코팅된 것을 특징으로 한다.
- <26> 이하, 도면을 참조하여 본 발명 반도체 제조설비용 프로세스 챔버의 일실시예를 구체적으로 설명하면 다음과 같다.



- <27> 도 1에 도시된 바와 같이 본 발명의 일실시예인 반도체 제조설비용 프로세스 챔버(100)는 일정 압력이 유지되며 내부에 소정 크기의 밀폐공간이 구현되는 통체 형상의 챔버 몸체(120)를 구비한다.
- <28> 이때, 챔버 몸체(120)의 상측에는 플라즈마가 발생되도록 소정 전력이 인가되되 챔버 몸체(120) 내부로 반응 가스가 공급될 수 있도록 반응가스 공급 홀(미도시)이 형성된 상부전극(140)이 설치되며, 이 상부전극(140)의 상면에는 상부전극(140)의 온도를 조절하기 위한 쿨링 플레이트(Cooling plate, 142)가 설치된다. 그리고, 상부전극(140)의 측부 즉 상부전극(140)의 가장자리 부분에는 상부전극(140)을 후술될 하부전극(160)으로부터 절연시키기 위한 셸드 링(144)이 설치된다.
- <29> 또한, 셸드 링(144)의 측부에는 석영재질의 아웃터 링(Outer ring, 125)이 설치되고, 이 아웃터 링(125)의 외측에는 합금재질의 센터 링(Center ring, 124)이 설치된다.
- <30> 한편, 상부전극(140)의 하측에는 상부전극(140)과 소정간격 이격되게 설치되되 소정 전력이 인가되는 하부전극(160)이 마련된다.
- <31> 보다 구체적으로 설명하면, 하부전극(160)은 상부전극(140)을 통해 공급되는 반응가스가 플라즈마 상태로 변환되도록 상부전극(140)과 상호 작용하여 소정 전기장을 형성하게 되며, 도시되지 않은 구동원에 의해서 상하구동이 가능하도록 설치된다.
- <32> 이때, 하부전극(160)의 하측부에는 하부전극(160)이 구동원에 의해서 상하로 이동될 때 하부전극(160)을 따라 수축 및 팽창하는 벨로우즈(Bellows, 126)가 설치되며, 하부전극(160)의 상면에는 식각될 웨이퍼(90)가 안착될 수 있도록 정전척(162)이 설치된다.

- <33> 그리고, 하부전극(160)의 측부에는 상부전극(140) 등으로부터 하부전극(160)을 절연시켜주는 절연 링 유닛(170)이 설치된다. 여기에서, 절연 링 유닛(170)은 하부전극(160)의 측부 중 측부의 하단 부분을 절연시켜주는 베이스 링(Base ring, 169)과, 하부전극(160)의 측부 중 측부의 상단 부분을 절연시켜주는 커버 링(Cover ring, 166) 및 베이스 링(169)과 커버 링(166) 사이에 설치되어 하부전극(160)을 절연시켜주는 이그조스트 링(Exhaust ring, 168)으로 구성된다.
- <34> 또한, 웨이퍼(90)가 안착될 수 있도록 하는 정전 척(162)의 측부 즉 커버 링(166)의 상면에는 플라즈마 상태인 반응가스 이온을 웨이퍼(90) 측으로 모으기 위한 포커스 링(Focus, 164)이 설치되며, 이때의, 포커스 링(164)은 이온 등에도 식각되지 않는 알루미늄(aluminium) 재질 등으로 형성된다.
- <35> 한편, 상부전극(140)과 하부전극(160)을 각각 절연시켜주는 셸드 링(144)과 절연링 유닛(170)은 절연재질인 석영재질로 형성된다. 그리고, 이와 같은 셸드 링(144)과 절연링 유닛(170)은 플라즈마 상태의 반응 가스 이온에 의해 식각되지 않도록 소정 보호막으로 코팅된다. 특히, 상부전극(140)을 절연시키는 셸드 링(144)의 밑면과 일측면 및 하부전극(160)을 절연시키는 커버 링(166)의 상면과 일측면 등은 플라즈마 상태의 반응 가스 이온이 가장 많이 접촉되는 부분이므로 식각이 방지되도록 반드시 코팅됨이 바람직하다.
- <36> 즉, 셸드 링(144)과 절연링 유닛(170)은 반응가스 이온에 대해서 식각이 방지되는  $Al_2O_3$ 나 AlN 및 TiN으로 코팅된다. 또, 셸드 링(144)과 절연 링 유닛(170)은 DLC(Diamond Like Coating)로 코팅될 수 있다. 여기에서, 이상과 같은 코팅은 공지된 기술인 다양한 방법으로 코팅이 가능하며, 바람직하게는 충돌에 의한 운동량 전이를 이용

해 코팅하는 스퍼터링 방식에 의해 코팅됨이 바람직하다. 이때, 이상과 같이 코팅할 경우 반응가스 이온에 의해 식각이 방지될 뿐만 아니라 식각되면서 발생하는 반응 부산물의 증착도 미연에 방지된다.

<37> 이상에서, 미설명 부호 122와 123은 챔버 몸체(120)의 내측을 커버하는 상부 차폐 쉴드(122)와 하부 차폐 쉴드(123)를 각각 도시한 것이며, 미설명 부호 180은 플라즈마가 형성되는 영역을 도시한 것이다.

<38> 이하, 이상과 같이 구성된 반도체 제조설비용 프로세스 챔버(100)의 작용 및 효과를 구체적으로 설명하면 다음과 같다.

<39> 먼저, 웨이퍼 이송암(미도시) 등에 의해 프로세스 챔버(100)의 정전 척(162) 상에 식각될 웨이퍼(90)가 로딩되면, 프로세스 챔버(100)에는 반응 가스의 공급과 함께 상부 전극(140)과 하부전극(160)에 고주파 전력이 인가된다.

<40> 이에 프로세스 챔버(100)에는 상부전극(140)과 하부전극(160) 사이에 소정 전기장이 형성되고, 프로세스 챔버(100)에 공급되는 반응가스(미도시)는 이 전기장에 의해 활성화되면서 플라즈마 상태로 변환된다. 이후, 이 플라즈마 상태의 반응가스 이온은 하부 전극(160) 상의 정전척(162)에 로딩된 웨이퍼(90) 식각하게 된다. 이때, 상부전극(140)과 하부전극(160)의 측부에 설치되어 상부전극(140)과 하부전극(160)을 각각 절연시키는 쉴드 링(144)과 절연링 유닛(170)은  $Al_2O_3$ 나 AlN, TiN 및 DLC 등의 소정 보호막으로 코팅되기 때문에 쉴드 링(144)과 절연 링 유닛(170)은 반응 가스 이온에 의해 식각되는 것이 방지된다.

<41>       이상과 같이, 본 발명에 따른 반도체 제조설비용 프로세스 챔버(100)에는 상부전극(140)과 하부전극(160)을 각각 절연시키는 셸드 링(144)과 절연 링 유닛(170)이 구비되고, 이 셸드 링(144)과 절연 링 유닛(170)은 소정 보호막으로 코팅되기 때문에 플라즈마 상태의 반응가스 이온이 웨이퍼를 식각할 때 셸드 링(144)과 절연 링 유닛(170)은 식각되지 않게 되며, 종래 석영 재질의 식각으로 인한 가루성 파티클 유발 및 반도체 제조설비의 가동을 저하와 웨이퍼 로스를 미연에 방지하게 된다.

<42>       또한, 본 발명에 따른 반도체 제조설비용 프로세스 챔버(100)의 셸드 링(144)과 절연링 유닛(170)은  $Al_2O_3$ 나 AlN, TiN 및 DLC 등과 같은 소정 보호막으로 코팅되어 앞에서 설명한 이온에 의한 식각방지 뿐만 아니라 반응 부산물의 증착이 방지된다. 이에, 종래 반응 부산물의 증착으로 인해 발생하는 웨이퍼 로스를 미연에 방지할 수 있고, 챔버 크리닝 비용을 대폭 축소시킬수 있다.

<43>       이상에서, 본 발명은 플라즈마 건식식각설비의 프로세스 챔버를 일실시예로 설명하였지만, 이상과 같은 본 발명은 플라즈마 건식식각설비에만 한정되는 것은 아니며, 플라즈마를 응용한 제반 설비에 모두 적용될 수 있다. 또한, 이상과 같은 본 발명은 본 발명의 기술적 사상 내에서 그 수정 및 변형이 가능하며, 이상과 같은 수정 및 변형은 첨부된 특허청구범위 내에 속한다 해야 할것이다.

#### 【발명의 효과】

<44>       이상에서 설명한 바와 같이, 본 발명에 따른 반도체 제조설비용 프로세스 챔버에는 상부전극과 하부전극을 각각 절연시키는 셸드 링과 절연링 유닛이 구비되고, 이 셸드 링과 절연링 유닛은 소정 보호막으로 코팅되기 때문에 플라즈마 상태의 반응가스 이온이 웨이퍼를 식각할 때 셸드 링과 절연링 유닛은 식각되지 않게 되며, 종래 석영 재질의 식

각으로 인한 가루성 파티클 유발 및 반도체 설비의 가동을 저하와 웨이퍼 로스를 미연에 방지하게 되는 효과가 있다.

<45> 또한, 본 발명에 따른 반도체 제조설비용 프로세스 챔버의 셸드 링과 절연 링 유닛은  $\text{Al}_2\text{O}_3$ 나  $\text{AlN}$ ,  $\text{TiN}$  및 DLC 등과 같은 소정 보호막으로 코팅되어 앞에서 설명한 이온에 의한 식각방지 뿐만 아니라 반응부산물의 증착이 방지된다. 이에, 종래 반응 부산물의 증착으로 인해 발생하는 웨이퍼 로스를 미연에 방지할 수 있고, 챔버 크리닝 비용을 대폭 축소시킬수 있는 효과가 있다.

**【특허청구범위】****【청구항 1】**

반응가스가 공급되는 챔버 몸체;

상기 챔버 몸체의 상측에 설치되며 소정 전력이 인가되는 상부전극;

상기 상부전극의 측부에 설치되며, 상기 상부전극을 절연시켜주는 셸드 링;

상기 상부전극의 하측에 상기 상부전극과 소정간격 이격되어 설치되며, 상기 반응가스가 플라즈마 상태로 변환되도록 소정 전력이 인가되는 하부전극;

상기 하부전극의 상측에 설치되며 웨이퍼가 안착되는 정전 척;

상기 하부전극의 측부에 설치되며 상기 하부전극을 절연시켜주는 절연 링 유닛을 포함하며,

상기 셸드 링과 상기 절연 링 유닛은 플라즈마 상태의 상기 반응 가스 이온에 의해 식각되는 것이 방지되도록 보호막으로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

**【청구항 2】**

제 1항에 있어서, 상기 보호막은 AlN으로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

**【청구항 3】**

제 1항에 있어서, 상기 보호막은 TiN으로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

**【청구항 4】**

제 1항에 있어서, 상기 보호막은 DLC로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

**【청구항 5】**

제 2항 내지 제 4항 중 어느 한 항에 있어서, 상기 보호막은 스퍼터링 방식으로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

**【청구항 6】**

제 1항에 있어서, 상기 보호막은 스퍼터링 방식에 의한  $Al_2O_3$ 로 코팅된 것을 특징으로 하는 반도체 제조설비용 프로세스 챔버.

## 【도면】

【도 1】

